DDR3概述
DDR3 同步动态随机存取存储器( DDR3 SDRAM ) 是一种具有高带宽(“双倍数据速率”)接口的同步动态随机存取存储器(SDRAM),自 2007 年开始使用。DDR和DDR2的高速后继产品以及DDR4同步动态随机存取存储器 (SDRAM) 芯片的前身。由于不同的信号电压、时序和其他因素, DDR3 SDRAM 既不向前也不向后兼容任何早期类型的随机存取存储器(RAM)。
DDR3 是一种 DRAM 接口规范。存储数据的实际 DRAM 阵列与早期类型相似,性能相似。DDR3 SDRAM 与其直接前身 DDR2 SDRAM 相比的主要优势在于它能够以两倍的速率(其内部存储器阵列的速度的八倍)传输数据,从而实现更高的带宽或峰值数据速率。
DDR3 标准允许 DRAM 芯片容量高达 8吉比特(Gbit),每个 DDR3 DIMM最多可容纳 4 个 64位列,总共最多 16 吉字节(GB)。由于硬件限制直到 2013 年的 Ivy Bridge-E 才得到修复,大多数较旧的英特尔 CPU 仅支持 8 GB DIMM 的最高 4 Gbit 芯片(英特尔的 Core 2 DDR3 芯片组仅支持最高 2 Gbit)。所有 AMD CPU 都正确支持 16 GB DDR3 DIMM 的完整规格。
与 DDR2 内存相比,DDR3 内存的功耗更低。一些制造商进一步提出使用“双栅极”晶体管来减少电流泄漏。
根据JEDEC:当内存稳定性是最重要的考虑因素时,应将 111 1.575 伏视为绝对最大值,例如在服务器或其他关键任务设备中。此外,JEDEC 指出,内存模块必须承受高达 1.80 伏[a] 的电压才能造成永久性损坏,尽管它们不需要在该级别正常工作。
另一个好处是它的预取缓冲区,它是 8-burst-deep。相比之下,DDR2 的预取缓冲区为 4-burst-deep,而 DDR 的预取缓冲区为 2-burst-deep。这一优势是 DDR3 传输速度的一项使能技术。
DDR3 模块可以使用400–1066 MHz I/O时钟的上升沿和下降沿以 800–2133 MT /s的速率传输数据 。这是 DDR2 数据传输速率的两倍(400–1066 MT/s,使用 200–533 MHz I/O 时钟)和 DDR 速率的四倍(200–400 MT/s,使用 100–200 MHz I/O 时钟) . 高性能图形是此类带宽要求的最初驱动因素,其中需要帧缓冲区之间的高带宽数据传输。
因为赫兹是每秒周期的度量,并且没有信号周期比其他传输更频繁,所以以 MHz 为单位描述传输速率在技术上是不正确的,尽管很常见。这也具有误导性,因为各种内存时序是以时钟周期为单位给出的,这是数据传输速度的一半。
DDR3 确实使用与 DDR 和 DDR2 相同的电信号标准,即Stub Series Terminated Logic,尽管时序和电压不同。具体来说,DDR3 使用 SSTL_15。
2005 年 2 月,三星展示了第一款 DDR3 内存原型,容量为 512 Mb,带宽为 1.066 Gbps。主板形式的产品于 2007 年 6 月上市[14]基于英特尔的P35“Bearlake”芯片组,DIMM 带宽高达 DDR3-1600 (PC3-12800)。2008 年 11 月发布的Intel Core i7直接连接到内存,而不是通过芯片组。Core i7、i5 和 i3 CPU 最初仅支持 DDR3。AMD的插座 AM3 Phenom II X4 处理器于 2009 年 2 月发布,是他们第一个支持 DDR3(同时仍支持 DDR2 以实现向后兼容性)的处理器。
DDR3历史
2005 年 2 月,三星推出了第一个原型 DDR3 内存芯片。三星在 DDR3 的开发和标准化中发挥了重要作用。2005 年 5 月, JEDEC委员会主席 Desi Rhoden表示,DDR3 已经开发了“大约 3 年”。
DDR3 于 2007 年正式推出,但根据英特尔战略家 Carlos Weissenberg 在 2008 年 8 月推出初期的讲话,预计销量要到 2009 年底或 2010 年初才能超过 DDR2。(市场情报公司 DRAMeXchange 早在 2007 年 4 月和 Desi Rhoden 在 2005 年[4]就已经提出了相同的市场渗透时间表。 ) DDR3 使用增加的主要驱动力是新的Intel 的Core i7处理器和AMD 的Phenom II处理器,两者都有内部内存控制器:前者需要 DDR3,后者推荐。国际数据中心2009 年 1 月表示,DDR3 销售额将占 2009 年 DRAM 总销量的 29%,到 2011 年将上升到 72%。
DDR3继任者
2012年9月,JEDEC发布了DDR4的最终规范。与 DDR3 相比,DDR4 的主要优势包括更高的标准化时钟频率范围和数据传输速率以及显着降低的电压。